IDF 2005: Yonah - pierwsze dwa rdzenie w notebookach

Nowe Pentium M - Yonah wchodzący w skład platformy Napa, pojawi się w pierwszych miesiącach 2006 roku. Z zapowiedzi wynika, że może to być prawdziwy przebój, bo przy zachowaniu podobnej energooszczędności co Pentium M, każdy z dwóch rdzeni ma być samodzielnie bardziej wydajny niż obecny Dothan. Przekazujemy Wam szczegóły techniczne tego bardzo zaawansowanego układu, które wcześniej nie były podane do publicznej wiadomości.

Yonah będzie wytwarzany w procesie technologicznym 65 nm i składał się ze 151 mln tranzystorów.

Inżynieryjna platforma sprzętowa z procesorem Yonah, chipsetem i945X - inaczej mówiąc platforma Napa

Inżynieryjna platforma sprzętowa z procesorem Yonah, chipsetem i945X - inaczej mówiąc platforma Napa

Powierzchnia rdzenia to 90,3 mm2 - pomimo większej złożoności jest niewiele większa niż w obecnym Dothanie (83,6)! Przez sprzęt towarzyszący będzie identyfikowany jako jeden procesor. Układ przeznaczony jest do współpracy z pamięciami DDR2 667 MHz (taka też będzie magistrala systemowa). Opakowanie to PGA 478 lub BGA 479. Jest to pierwszy procesor mobilny, który może pracować także w konfiguracji dwuprocesorowej. Intel przygotowuje równolegle z Yonahem, serwerowe rozwiązanie Sossaman. Będzie to ten sam procesor, jednak wyposażony w odmienną podstawkę niż wersja mobilna. Układ ma 36-bitowe adresowanie pamięci i może obsługiwać do 64 GB RAM (wyposażony jest w kontrolę parzystości). Przeznaczenie Sossamana to głównie serwery typu Blade.

Specyfikacja procesora Yonah

Specyfikacja procesora Yonah

Yonah (aka Sossaman) zostanie wyposażony w dwa rdzenie i wspólną pamięć podręczną drugiego poziomu o pojemności 2 MB. Nie będzie to jednak zwykły cache lecz całkowita nowość - Smart Cache.

Pamięć ta może być w dowolnych proporcjach dynamicznie przydzielana przez każdy z rdzeni. Odbywa się to za pośrednictwem oprogramowania i sprzętu. Wspólna pamięć po pierwsze zwiększy wydajność procesora w stosunku do obecnych rozwiązań znanych ze Smithfielda, a po drugie pozwoli obniżyć zużycie energii (w przypadku podziału pamięci, rdzeń chcący dotrzeć do danych znajdujących się w np. w pamięci podręcznej przeznaczonej dla drugiego rdzenia musiałby wydać odpowiednią instrukcję).

Dynamicznie dzielona pamięć podręczna

Dynamicznie dzielona pamięć podręczna

Aby przy budowie dwurdzeniowej zachować energooszczędność nie gorszą niż w obecnych Pentium M, zastosowano szereg nowych rozwiązań. Na początek zoptymalizowano proces produkcyjny. W Yonahu znajdą się szybsze tranzystory, a wycieki prądu będą mniejsze. Do optymalizacji pamięci podręcznej wykorzystano trzy nowe mechanizmy - Dynamic Smart Cache sizing, o którym wspominaliśmy powyżej, Enhanced Deeper Sleep oraz Low Vcc.

Pamięć podręczna drugiego poziomu może być dynamicznie dzielona pomiędzy dwa rdzenie

Pamięć podręczna drugiego poziomu może być dynamicznie dzielona pomiędzy dwa rdzenie

Dynamiczne zarządzanie pamięcią podręczną tak aby zużywała jak najmniej energii nie jest sprawą prostą. Wyłączanie jej może odbywać się wyłącznie wtedy gdy do pamięci podręcznej nie trafiają dane. Inaczej zostałyby utracone. Z kolei pamięć podręczna jest jednym z największych "pożeraczy" energii. Nowe instrukcje programowe Mwait współpracując ze sprzętowymi algorytmami mają za zadanie przewidzenie wykorzystania pamięci podręcznej L2 i w ten sposób, w czasie mniejszej aktywności procesora, dynamicznie ograniczyć wykorzystanie pojemność cache do niezbędnego minimum. Poszczególne bloki pamięci podręcznej mogą być logicznie i fizycznie wyłączane co dodatkowo wpływa na oszczędność energii.

Poszczególne etapy przejścia na niższe poziomy zasilania rdzenia procesora

Poszczególne etapy przejścia na niższe poziomy zasilania rdzenia procesora

Enhanced Deeper Sleep to funkcjonalność pozwalająca na jeszcze bardziej zaawansowane niż obecnie dynamiczne regulowanie napięcia rdzenia procesora. Napięcie spada do minimum w momencie gdy pamięć podręczna L2 jest pusta. Co ważne, takie mechanizmy zdublowano dla każdego rdzenia, dlatego jeden z rdzeni w momencie niskiego obciążenia komputera może być całkowicie wyłączony. Całość tych operacji jest koordynowana na poziomie sprzętowym i programowym.

Każdy z rdzeni ma własne funkcje obniżania napięcia, w związku z czym jeden z mało wykorzystywanych rdzeni może zostać całkowicie wyłączony

Każdy z rdzeni ma własne funkcje obniżania napięcia, w związku z czym jeden z mało wykorzystywanych rdzeni może zostać całkowicie wyłączony

Z dodatkowych informacji dotyczących budowy Yonaha warto wymienić dodane nowe instrukcje SSE. Aby polepszyć wydajność układu do zestawu instrukcji SSE/SSE2 dodano zestaw instrukcji SSE3. Intel twierdzi, że wykonywanie wszystkich funkcji wyraźnie poprawiono. Sprawność ma wzrosnąć o ok 30 %. Procesor będzie wyposażony także w technologię wirtualizacji.

Aktualizacja: 25 sierpnia 2005 02:56

Podczas bezpośredniej rozmowy z Patem Gelsingerem rozwialiśmy wszelkie wątpliwości odnośnie 32- lub 64-bitowości procesora Yonah. Układ ten będzie procesorem 32-bitowym bez rozszerzeń EMT64. Oczywiście jego serwerowa wersja - Sossoman również pozostanie układem 32-bitowym. Dlaczego? Inaczej firmie nie udałoby się opracować procesora na czas. Sam Gelsinger twierdzi, że jest to spora strata, jednak wierzy, że nieprzeciętna wydajność tego ukladu w połączeniu z energooszczędnością wynagrodzą brak EMT64.

Aktualizacja: 24 sierpnia 2005 16:47

Dodałem zdjęcia ze szczegółowej konferencji dotyczącej budowy Yonaha.


Zobacz również