HyperTransport – szczegóły


11. Przyszłe rozszerzenia sieciowe

Producenci przełączników i routerów szczególnie potrafią docenić zalety elastycznej i szybkiej magistrali. Układy sieciowe z interfejsem Hyper-Transport umożliwiają modułową budowę i niemal dowolną skalowalność urządzeń. Jeszcze w roku 2002 technologia Hyper-Transport została rozszerzona o kilka funkcji, które zostały opracowane specjalnie do dużych struktur sieciowych:

  • Dzięki protokołowi Message Passing i wirtualnym strumieniom przynależne strumienie mogą być łatwo routowane od punk tu startu do punktu docelowego.
  • Sprzętowy protokół błędów rozpoznaje błędy transmisji i ponownie żąda przesłania danych.

  • Przesył peer-to-peer umożliwia bezpośrednią wymianę danych między dwoma urządzeniami, w tym między dwoma urządzeniami sieciowymi, bez pośrednictwa mostka głównego.

  • Opcjonalne adresy 64-bitowe powiększają 40-bitowy (1 TB) obszar adresowy i obsługują nawet bardzo duże pamięci.

  • Rozszerzenie pola SrcTag z 5 do 10 bitów zwiększa maksymalną liczbę transakcji oczekujących z 32 do 1024 na urządzenie. Dzięki temu wzrasta stopień równoległości transakcji.

12. Hyper-Transport i procesory AMDWraz z mającymi się niebawem pojawić 64-bitowymi procesorami z serii Hammer AMD całkowicie stawia na Hyper-Transport. Po raz pierwszy w świecie Intela/AMD procesor zawiera zintegrowany mostek północny, który odwołuje się bezpośrednio do głównej pamięci DDR, a nie do już klasycznej, nietypowej (proprietary) magistrali FSB. Cała komunikacja ze wszystkimi pozostałymi komponentami systemu odbywa się już wyłącznie za pośrednictwem magistrali Hyper-Transport. Nie jest przypadkiem, że fizyczny obszar adresowy magistrali Hyper-Transport i procesora Hammer pasują do siebie idealnie - każde z nich, dysponując 40-bitowymi adresami, może zarządzać 1 TB pamięci.

Obecnie na mapie rozwoju znajdują się dwa procesory Hammer. Mniejszy Athlon 64 przeznaczony jest do komputerów biurkowych i stacji roboczych. Dysponuje tylko jednym interfejsem Hyper-Trasport i miał być dostępny na przełomie 2002 i 2003 roku, ale z powodu opóźnień pojawi się najwcześniej w drugiej połowie 2003 roku.

Duży brat serwerów pozbył się już kryptonimu Sledgehammer i teraz nazywa się Opteron. Dzięki jego trzem niezależnym interfejsom Hyper-Transport można budować nawet 8-procesorowe serwery bez logiki łączącej - procesory połączone są bezpośrednio magistralami Hyper-Transport.

Podobnie jak podczas wprowadzania Athlona, AMD dba o to, żeby dostępne były chipsety do budowy komputerów. Ze względu na integrację mostka północnego z procesorem chipsety l/O w technologii Hyper-Transport są znacznie prostsze od swoich poprzedników - ku ubolewaniu tajwańskich producentów. Na następnych stronach omówimy niektóre komponenty technologii Hyper-Transport AMD.

13. Za garść dolarów

HyperTransport – szczegóły

Procesorowe klocki lego - weź potrzebną liczbę procesorów, dodaj kilka układów I/0 stosownie do potrzeb i serwer wieloprocesorowy gotowy.

Konstrukcja prostego komputera opartego na procesorze Athlon 64 ogranicza się w zasadzie do połączenia gniazda procesora z jeszcze jednym tylko układem. Hub AMD-8111 l/O zawiera 8-bitowy interfejs Hyper-Transport oraz wszystkie zwyczajowe złącza do urządzeń peryferyjnych. Łączem Hyper-Transport do AMD-8111 jest 8-bitowy interfejs. Z podanej szybkości transmisji można wnioskować, że pracuje tylko z jednym taktem 200 MHz (400 MHz do danych). Przepustowość 763 MB/s powinna jednak bez problemu wystarczyć do wysterowania wszystkich urządzeń peryferyjnych z pełną wydajnością.

Tego typu super budżetowy komputer mógłby być wyposażony tylko w jedną kartę grafiki PCI, dlatego AMD oferuje tunel AGP 3.0/8x w postaci układu AMD 8151. W kierunku do procesora (upstream) łączy się za pomocą Hyper-Transport przy parametrach 16 bit/400 MHz. Daje to maksymalną szybkość transmisji 6 Gb/s. W kierunku od procesora (downstream) do dyspozycji jest interfejs 8 bitów/400 MHz, do którego można dołączyć hub l/O.

Oprócz interfejsu Hyper-Transport tego typu mostek AGP zawiera tylko jeden prosty konwerter równoległej magistrali AGP na interfejs szeregowy. Mimo wszystko na przykład ALi oznacza taki układ jako mostek północny AMD K8.

14. Za worek dolarów

HyperTransport – szczegóły

HyperTransport - przegląd technologii

AMD oferuje interesującą nowość w 64-bitowym procesorze serwerowym Opteron. Wyposażono go w trzy niezależne interfejsy Hyper-Transport 16 bitów/800 MHz, z których każdy zapewnia przepustowość 6 GB/s. Nie służą one jednak wyłącznie do komunikacji z urządzeniami peryferyjnymi. Procesory można bez logiki pośredniczącej połączyć ze sobą w system wieloprocesorowy.

Oprócz właściwej mocy obliczeniowej procesorów o wydajności systemu wieloprocesorowego decydują dwa kluczowe parametry: wydajność l/O i wydajność pamięci.

O wydajność l/O w wypadku koncepcji AMD budowy systemów wieloprzetwarzania symetrycznego (SMP) nie trzeba się martwić. Jeśli są dwa procesory, do komunikacji zewnętrznej pozostają cztery interfejsy Hyper-Transport, które łącznie zapewniają przepustowość 24 GB/s. AMD oferuje do tej konfiguracji odpowiedni mostek Hyper-Transport-PCI-X w postaci układu 8131, który zawiera dwa niezależne kanały PCI-X.

15. Trudny orzech do zgryzienia - wydajność pamięci

Koncepcja serwera AMD polega na wieloprzetwarzaniu symetrycznym. Każdy procesor ma przy tym pełen dostęp do wspólnych zasobów systemu, jak pamięć robocza, karta grafiki, kontrolery i pozostałe urządzenia peryferyjne. Ale w konkretnym wypadku oznacza to, że każdy Opteron w systemie SMP odwołuje się za pomocą magistrali Hyper-Transport do pamięci roboczej innego procesora.

Już w systemie jednoprocesorowym odwołania do pamięci stanowią główne wąskie gardło. Dlatego też AMD zintegrował kontroler pamięci DDR bezpośrednio z procesorem Hammer. Z punktu widzenia wydajności jego szybkość transmisji, dochodząca do 5 GB/s, ma drugorzędne znaczenie. Dużo ważniejsze jest opóźnienie dostępu do pamięci. Gdy potok do wykonania polecenia potrzebuje danych z pamięci, musi czekać, aż dane te nadejdą. Dzięki bezpośredniej integracji kontrolera pamięci i brakowi mostka północnego opóźnienie dostępu do bezpośrednio dołączonej pamięci powinno się zmniejszyć o połowę.

W systemie SMP z dwoma Opteronami każdy z procesorów zarządza fizycznie częścią pamięci. Jednak z punktu widzenia procesorów i rdzenia jest to wspólna pamięć o ciągłym obszarze adresowania. Statystycznie rzecz biorąc, co drugie odwołanie do pamięci, które nie może być „zaspokojone" z pamięci cache, musi z tego powodu być kierowane do pamięci drugiego procesora poprzez magistralę Hyper-Transport. A to już znacząco wydłuża opóźnienie.