65 nanometrów u Intela

Chipowy gigant zademonstrował eksperymentalne wyroby w technologii 65 nanometrowej, którą obiecał wprowadzić w pełnym zakresie w 2005 roku. Pokazano w pełni działający układ pamięci statycznej, SRAM, zwykle używanej do pamięci podręcznej procesora.

W porównaniu z niedawno wprowadzonym procesem 90 nanometrowym, nowość pozwoli na dwukrotne zagęszczenie układów.

W nowej technologii elementy wytrzymują silniejsze prądy i pracują z wyższą częstotliwością dzięki użyciu do ich budowy naprężonych komórek krzemu. Wykorzystanie ścieżek miedzianych i materiałów izolacyjnych z mniejszą stałą dielektryczną pozwoli na przyspieszenie transmisji i obniży zużycie prądu.

Pierwszy działający układ, wykonany w laboratorium w Hillsboro, ma pojemność czterech milionów bitów. Każda komórka pamięci składa się z sześciu tranzystorów. Intel obiecuje zmieścić dziesięć milionów takich elementów na jednym milimetrze kwadratowym. Produkcja wafli o średnicy 30 cm ma ruszyć w 2005 roku.


Zobacz również